eda技术期末考试试卷

2017-06-27小静 EDA技术培训

  EDA技术的出现,极大地提高了电路设计的效率和可操作性,减轻了设计者的劳动强度。下面是关于eda技术期末考试试卷,希望大家认真阅读!

  一、单项选择题(30分,每题2分) 1.以下关于适配描述错误的是

  A.适配器的功能是将综合器产生的网表文件配置于指定的目标器件中,使之产生最终的下载文件

  B.适配所选定的目标器件可以不属于原综合器指定的目标器件系列 C.适配完成后可以利用适配所产生的仿真文件作精确的时序仿真

  D.通常,EDAL软件中的综合器可由专业的第三方EDA公司提供,而适配器则需由FPGA/CPLD供应商提供

  2.VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述 D 。

  A.器件外部特性 B.器件的综合约束 C.器件外部特性与内部功能 D.器件的内部功能 3.下列标识符中,是不合法的标识符。

  A.State0 B.9moon C.Not_Ack_0 D.signall 4.以下工具中属于FPGA/CPLD集成化开发工具的是

  A.ModelSim B.Synplify Pro C.MATLAB D.QuartusII

  5.进程中的变量赋值语句,其变量更新是

  A.立即完成 B.按顺序完成 C.在进程的最后完成 D.都不对 6.以下关于CASE语句描述中错误的是A.CASE语句执行中可以不必选中所列条件名的一条

  B.除非所有条件句的选择值能完整覆盖CASE语句中表达式的取值,否则最末一个条件句的选择必须加上最后一句“WHEN OTHERS=><顺序语句>”

  C.CASE语句中的选择值只能出现一次

  第1页(共3页)D. WHEN条件句中的选择值或标识符所代表的值必须在表达式的取值范围

  7.以下哪个程序包是数字系统设计中最重要最常用的程序包 A.STD_LOGIC_ARITH

  B.STD_LOGIC_1164 C.STD_LOGIC_UNSIGNED

  D.STD_LOGIC_SIGNED 8.基于EDA软件的FPGA / CPLD设计流程为:原理图/HDL文本输入→→综合→适配→时序仿真→编程下载→硬件测试。

  A.功能仿真 B.逻辑综合 C.配置 D.引脚锁定 9.不完整的IF语句,其综合结果可实现 A.三态控制电路 B.条件相或的逻辑电路 C.双向控制电路 D.时序逻辑电路 10.下列语句中,属于并行语句的是A.进程语句 B.IF语句 C.CASE语句 D.FOR语句 11.综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中, C 是错误的。 A.综合就是将电路的高级语言转化成低级的,可与FPGA / CPLD的基本

  结构相映射的网表文件

  B.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的

  C.综合是纯软件的转换过程,与器件硬件结构无关

  D.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束

  12.CPLD的可编程是主要基于什么结构 A.查找表(LUT) B.ROM可编程 C.PAL可编程 D.与或阵列可编程 13.以下器件中属于Altera 公司生产的是

  A.ispLSI系列器件 B.MAX系列器件 C.XC9500系列器件 D.Virtex系列器件

  14. 在VHDL语言中,下列对时钟边沿检测描述中,错误的是 A.if clk'event and clk = '1' then B.if clk'stable and not clk = '1' then C.if rising_edge(clk) then D.if not clk'stable and clk = '1' then 15.以下关于状态机的描述中正确的是A.Moore型状态机其输出是当前状态和所有输入的函数

  B.与Moore型状态机相比,Mealy型的输出变化要领先一个时钟周期 C.Mealy型状态机其输出是当前状态的函数 D.以上都不对

  二、EDA名词解释,写出下列缩写的中文含义(10分,每题2分)

  1.FPGA:现场可编程门阵列 2.HDL: 硬件描述语言 3.LE: 逻辑单元 4.FSM: 有限状态机 5.SOPC: 可编程片上系统

  三、程序填空题(20分,每空2分)

  以下是一个模为60(0~59)的8421BCD码加法计数器VHDL描述,请补充完整

  请回答问题:在程序中存在两处错误,试指出并修改正确(如果是缺少语句请指出应该插入的行号) 答:

  (1)12行 begin 改为 then

  (2)第2行和第3行见加 USE IEEE.STD_LOGIC_UNSIGNED.ALL;

eda技术期末考试试卷

http://m.edu.yjbys.com/EDA/321840.html

[EDA技术培训]相关推荐

上一篇:2017年计算机辅助设计中级CAD绘图员考试试题 下一篇:eda技术有什么特点